塊包括FLASH模塊和SDRAM模塊，FLASH用來存儲系統啟動代碼和軟件代碼，SDRAM用于提供軟件運行時所需的額外存儲空間。DSP控制板卡輸出兩路模擬量控制兩塊振鏡的運動，輸出Q開關控制信號以控制激光器的開關光，輸入/輸出16路光電隔離信號用于功能擴展。
2.2 PC機與DSP的通信
PCI 總線是一種不依附于某個具體處理器的局部總線。從結構上看，PCI是在CPU和原來的系統總線之間插入的一級總線，具體由一個橋接電路實現對這一層的管理，并實現上下之間的接口以協調數據的傳送。管理器提供了信號緩沖，使之能支持10種外設，并能在高時鐘頻率下保持高性能。PCI總線也支持總線主控技術，允許智能設備在需要時取得總線控制權，以加速數據傳送。PCI總線相比起ISA總線，有傳輸速度快，傳輸量大的優點。
本系統選用TMS320C6205，該芯片自帶了符合PCI2.2規范的PCI總線橋接功能，開發者免去了PCI協議的硬件和軟件實現，給系統設計帶來了便利，縮短了開發周期，也節省了開發費用。開發者只需將PCI插槽上的總線信號和DSP芯片上相關的PCI總線信號直接相連即可。帶“金手指”的DSP控制板卡可以直接插在PC機的PCI卡槽中使用，實現PC機與DSP之間的通信。PCI設備可以訪問所有的內部RAM空間、外設和外部存儲器空間。
DSP控制板卡使用的PCI總線寬度為32為（3.3V），總線頻率為33MHz，傳輸速率為33×32/4MB/s = 132MB/s 。此傳輸速率為整個系統能實現高速運行提供了保障。
2.3 CPLD邏輯控制
整個高速系統的邏輯控制是通過高速CPLD芯片來實現的。選用ALTERA公司的MAX7128E芯片實現，可用編程邏輯門為2500，宏單元數128，邏輯陣列塊數8，用戶可定義I/O腳100個，pin-to-pin延時為5ns。MAX7000系列器件可以通過編程器進行編程，也可以在線編程。本設計采用了在線編程（ISP）。ISP允許在設計開發過程中迅速方便地重復編程，簡化了制作過程，允許器件在編程之前就先裝配到印制板上。
系統設計中LED信號燈、FLASH、DA芯片、16路I/O光電隔離接口、模擬開關、Q開關、PWM輸出、軟件復位控制都使用了CE1空間的地址，為了防止這些器件的互相干擾，必須對輸入地址進行譯碼。通過判斷輸入到CPLD的PA[2：6]和PA[16：21]可以知道DSP正在訪問的地址區域，進行CE1空間的地址譯碼，從而產生相應的控制信號，以實現邏輯控制和時序控制。
CPLD上構建的寄存器的高地址都是一樣的，命名為dsp_reg_addr，由Pa16~21構成，若Pa16~21設置為"111000"即表示地址0x0178xxxx。
低地址由Pa2~6構成，對10個寄
轉載請注明出處。
相關文章
熱門資訊
精彩導讀
關注我們
