塊包括FLASH模塊和SDRAM模塊，F(xiàn)LASH用來(lái)存儲(chǔ)系統(tǒng)啟動(dòng)代碼和軟件代碼，SDRAM用于提供軟件運(yùn)行時(shí)所需的額外存儲(chǔ)空間。DSP控制板卡輸出兩路模擬量控制兩塊振鏡的運(yùn)動(dòng)，輸出Q開(kāi)關(guān)控制信號(hào)以控制激光器的開(kāi)關(guān)光，輸入/輸出16路光電隔離信號(hào)用于功能擴(kuò)展。
2.2 PC機(jī)與DSP的通信
PCI 總線(xiàn)是一種不依附于某個(gè)具體處理器的局部總線(xiàn)。從結(jié)構(gòu)上看，PCI是在CPU和原來(lái)的系統(tǒng)總線(xiàn)之間插入的一級(jí)總線(xiàn)，具體由一個(gè)橋接電路實(shí)現(xiàn)對(duì)這一層的管理，并實(shí)現(xiàn)上下之間的接口以協(xié)調(diào)數(shù)據(jù)的傳送。管理器提供了信號(hào)緩沖，使之能支持10種外設(shè)，并能在高時(shí)鐘頻率下保持高性能。PCI總線(xiàn)也支持總線(xiàn)主控技術(shù)，允許智能設(shè)備在需要時(shí)取得總線(xiàn)控制權(quán)，以加速數(shù)據(jù)傳送。PCI總線(xiàn)相比起ISA總線(xiàn)，有傳輸速度快，傳輸量大的優(yōu)點(diǎn)。
本系統(tǒng)選用TMS320C6205，該芯片自帶了符合PCI2.2規(guī)范的PCI總線(xiàn)橋接功能，開(kāi)發(fā)者免去了PCI協(xié)議的硬件和軟件實(shí)現(xiàn)，給系統(tǒng)設(shè)計(jì)帶來(lái)了便利，縮短了開(kāi)發(fā)周期，也節(jié)省了開(kāi)發(fā)費(fèi)用。開(kāi)發(fā)者只需將PCI插槽上的總線(xiàn)信號(hào)和DSP芯片上相關(guān)的PCI總線(xiàn)信號(hào)直接相連即可。帶“金手指”的DSP控制板卡可以直接插在PC機(jī)的PCI卡槽中使用，實(shí)現(xiàn)PC機(jī)與DSP之間的通信。PCI設(shè)備可以訪(fǎng)問(wèn)所有的內(nèi)部RAM空間、外設(shè)和外部存儲(chǔ)器空間。
DSP控制板卡使用的PCI總線(xiàn)寬度為32為（3.3V），總線(xiàn)頻率為33MHz，傳輸速率為33×32/4MB/s = 132MB/s 。此傳輸速率為整個(gè)系統(tǒng)能實(shí)現(xiàn)高速運(yùn)行提供了保障。
2.3 CPLD邏輯控制
整個(gè)高速系統(tǒng)的邏輯控制是通過(guò)高速CPLD芯片來(lái)實(shí)現(xiàn)的。選用ALTERA公司的MAX7128E芯片實(shí)現(xiàn)，可用編程邏輯門(mén)為2500，宏單元數(shù)128，邏輯陣列塊數(shù)8，用戶(hù)可定義I/O腳100個(gè)，pin-to-pin延時(shí)為5ns。MAX7000系列器件可以通過(guò)編程器進(jìn)行編程，也可以在線(xiàn)編程。本設(shè)計(jì)采用了在線(xiàn)編程（ISP）。ISP允許在設(shè)計(jì)開(kāi)發(fā)過(guò)程中迅速方便地重復(fù)編程，簡(jiǎn)化了制作過(guò)程，允許器件在編程之前就先裝配到印制板上。
系統(tǒng)設(shè)計(jì)中LED信號(hào)燈、FLASH、DA芯片、16路I/O光電隔離接口、模擬開(kāi)關(guān)、Q開(kāi)關(guān)、PWM輸出、軟件復(fù)位控制都使用了CE1空間的地址，為了防止這些器件的互相干擾，必須對(duì)輸入地址進(jìn)行譯碼。通過(guò)判斷輸入到CPLD的PA[2：6]和PA[16：21]可以知道DSP正在訪(fǎng)問(wèn)的地址區(qū)域，進(jìn)行CE1空間的地址譯碼，從而產(chǎn)生相應(yīng)的控制信號(hào)，以實(shí)現(xiàn)邏輯控制和時(shí)序控制。
CPLD上構(gòu)建的寄存器的高地址都是一樣的，命名為dsp_reg_addr，由Pa16~21構(gòu)成，若Pa16~21設(shè)置為"111000"即表示地址0x0178xxxx。
低地址由Pa2~6構(gòu)成，對(duì)10個(gè)寄
轉(zhuǎn)載請(qǐng)注明出處。
相關(guān)文章
熱門(mén)資訊
精彩導(dǎo)讀
關(guān)注我們
