CMOS邏輯系統的功耗主要與時鐘頻率、系統內各柵極的輸入電容以及電源電壓有關。器件形體尺寸減小后，電源電壓也隨之降低，從而在柵極層大大降低功耗。這種低電壓器件擁有更低的功耗和更高的運行速度，允許系統時鐘頻率升高至千兆赫茲級別。在這些高時鐘頻率下，阻抗控制、正確的總線終止和最小交叉耦合，帶來高保真度的時鐘信號。傳統上，邏輯系統僅對一個時鐘沿的數據計時，而雙倍數據速率 （DDR） 內存同時對時鐘的前沿和下降沿計時。它使數據通過速度翻了一倍，且系統功耗增加極少。
高數據速率要求時鐘分配網絡設計要倍加小心，以此來最小化振鈴和反射效應，否則可能會導致對邏輯器件非有意計時。圖1顯示了兩種備選總線終止方案。第一種方案（A）中，總線終止電阻器放置于分配網絡的末端，并連接至接地。如果總線驅動器處于低態下，電阻器的功耗便為零。在高態下時，電阻器功耗等于電源電壓（VDD）平方除以總線電阻（源阻抗加端接電阻）。平均功耗為電源電壓平方除以兩倍總線電阻。
圖1 VTT 端接電壓降低一半端接功耗
第二種方案（B）中，端接電阻器連接至電源電壓 （VTT），電源電壓為VDD電壓的一半。電阻器功耗恒定，且與電源電壓無關，其等于 VTT（或（Vdd/2））平方除以端接電阻。相比第一種方法，這種方法產生的功耗僅為其1/2，但需要增加一個電源。同時，它對電源的要求有些特別。首先，其輸出需要為驅動器電壓 （VDD）的一半；其次，它需要同時輸出電流和汲取電流。當驅動器輸出電壓為低時，電流來自VTT電源。然而，當驅動器為高電平時，電流流入電源。最后，電源還需要在系統數據變化時在各模式之間轉換，且必須提供低源阻抗，直到接近系統的時鐘速率。
根據端接電阻、時鐘頻率和系統電容，確定峰值功耗相對容易。估算平均功耗要更困難一點，它可以比1/10峰值功耗低好幾倍。由于系統為動態且沒有真正固定不變的時鐘率，并非每個周期都對數據計時，而且會有一些三態的器件，因此您需要考慮所有這些因素。
平均電流是驗證系統測量的一個重要數值，因為它對確定正確的電源拓撲很重要。例如，您可能會在開關式電源低功耗和線性穩壓器的低成本和小體積之間進行權衡。表1顯示了開關式電源和線性穩壓器在組件數目、面積要求、功耗和成本等方面的對比情況。該表適用于可輸出3安峰值電流的一些穩壓器。有趣的是，如果峰值電流一直存在的話，就很難處理高功耗。建立DC電流將有助于做出正確的選擇。很明顯，從各個方面來看，線性穩壓器都是更佳的選擇。
表1 線性方法體積更小、成本更低但不如開關式電源高效。
DDR電源面臨的一個巨大挑戰是在高瞬態負載極端情況下如何控制輸出電壓。如表1所示，線性方法擁有比開關方法更寬的控制帶寬。因此，它使用更小的電容器來控制輸出阻抗。例如，3安負載下要將輸出控制在40mV以內，交叉頻率的輸出阻抗需要小于0.013 Ohms，相當于約10 uF電容。50kHz下線性控制環路關閉的開關式電源使用200uF的電容，從而帶來更多的成本和電路板面積。
總之，DDR內存通過同時對時鐘兩個沿的數據計時提高了系統速度，帶來更高的數據傳輸速度。由于是高頻運行，要求使用端接電阻器來降低電壓反射。通過將一端同一半電源電壓的電壓連接，可以最小化端接的損耗。這種電源需要能夠輸出或者汲取電流，同時還必須具有高交叉頻率，來最小化電容器要求。如果升高的功耗在可接受范圍以內，則端接電源的線性穩壓器方法可以節省成本和減小體積。
轉載請注明出處。
相關文章
熱門資訊
精彩導讀
關注我們
